Barrier-Engineered Arsenide–Antimonide Heterojunction Tunnel FETs With Enhanced Drive Current

InGaAs/GaAsSb Type-Il Heterojunction Vertical Tunnel-FETs

Device Modeling of Tunnel FETs

あらまし CMOSの微細化限界などによる新原理トランジスタの候補として,トンネル FETの研究が行われ ている.筆者らは,成熟したシリコン技術を用いて,トンネル FET の試作・評価を行うのと並行し,デバイス シミュレーションを用いたモデリングを実施した.最初にバンド間トンネルのモデル化について,その仮定・精 度を実測と比較しながら検討し,非局所電界に基づくモデルを採用した.デバイスの設計指針や,実測される電 気特性の解釈には,そのモデルを用いたデバイスシミュレーションを使用した.応用の側面から回路シミュレー ションが必要となり,素子動作のコンパクトモデル化を,デバイスモデリングの経緯に基づいて行い,そのモデ ルは回路応用上の課題の検討に用いられた.また,このように新デバイスの開発とモデリングを同時並行に進め ることは,双方にとって大きなメリットがある. キーワード トンネル FET...

Axial Ge/Si Nanowire Heterostructure Tunnel FETs

The vapor-liquid-solid (VLS) growth of semiconductor nanowires allows doping and composition modulation along their axis and the realization of axial 1D heterostructures. This provides additional flexibility in energy band-edge engineering along the transport direction which is difficult to attain by planar materials growth and processing techniques. We report here on the design, growth, fabric...

Tunnel-barrier-enhanced dc voltage signals induced by magnetization dynamics in magnetic tunnel junctions

We theoretically study the recently observed tunnel-barrier-enhanced dc voltage signals generated by magnetization precession in magnetic tunnel junctions. While the spin pumping is suppressed by the high tunneling impedance, two complementary processes are predicted to result in a sizable voltage generation in ferromagnet F insulator I normal metal N and F I F junctions with one ferromagnet be...

Flicker Noise Characterization and Modeling of Homo and Hetero-Junction III-V Tunnel FETs

Introduction:GaAsySb1-y/In0xGa1-xAs based III-V staggered hetero-junction Tunnel Field Effect Transistors were demonstrated with MOSFET-like high drive currents at low Vds [1], demonstrating feasibility of TFETs to scale supply voltage for future low power logic applications. More than 2x enhancement in Ion was demonstrated over the In0.7Ga0.3As homo-junction counterpart due to reduction in the...